VC Задержка гейт-сигнала Эндрю Фитча
Процессоры затворов/пусковых импульсов

VC Задержка гейт-сигнала Эндрю Фитча

Легкий в сборке модуль для запуска второй огибайщей с задержкой от одного гейт-сигнала

Описание

Файлы

Перечень материалов

Описание

Этот модуль является двойной задержкой гейт-сигнала управляемой напряжением. Используя УН или потенциометр на панели управления, задержка может быть установлена на время от 7 мс до 1 минуты; более длительные задержки могут быть получены заменой конденсатора 1 мкФ на более высокие значения, скажем, 10 мкФ. Выходной гейт-сигнал активен, только при активном входном. Технически, этот модуль задерживает только начало/нарастающий фронт входного гейт-сигнала.

Файлы

Принципиальные схемы проекта / VC Задержка гейт-сигнала Эндрю Фитча
Наименование Версия Дата загрузки Авторские права ПО Загрузка
Плата (оригинальная версия)

Плата (оригинальная версия)

0.9 22.02.2019 Эндрю Фитч DipTrace Schematics Загрузить PDF
Панель (оригинальная версия)

Панель (оригинальная версия)

0.9 22.02.2019 Эндрю Фитч DipTrace Schematics Загрузить PDF

Перечень материалов

Плата (оригинальная версия)
Значение Количество Условное обозначение Комментарий
Полупроводники
1 1N4148 4 D1, D2, D3, D4
2 BC557 4 Q1, Q2, Q3, Q4
3 TL072 2 U1, U2
Резисторы
1 10k 10 R1, R10, R15, R16, R17, R19, R2, R24, R26, R9
2 2k 8 R11, R12, R18, R20, R21, R22, R7, R8
3 100k 8 R13, R14, R23, R25, R3, R4, R5, R6
Конденсаторы
1 1uF/25V 2 C1, C2
2 10uF/25V 2 C3, C8
3 .1uF 4 C4, C5, C6, C7
Индуктивности
1 Bead 2 L1, L2
Другое
1 2.54/2P 7 J1, J2, J3, J4, J5, J6, J8
2 3.96-3P 1 J7
Панель (оригинальная версия)
Значение Количество Условное обозначение Комментарий
Полупроводники
1 Red LED 4 D1, D2, D3, D4
Другое
1 Jack In 6 J1, J11, J12, J2, J7, J8
2 2.54/2P Female 7 J10, J13, J3, J4, J5, J6, J9
3 100k/Lin 4 RV1, RV2, RV3, RV4
Эндрю Фитч
Автор:
Эндрю Фитч

Австралийский инженер, создатель линейки оригинальных устройств формата Еврорек

Посетить сайт