TLN-862 – Процессор задержки Скота Джискива
Процессоры задержки (Лаг)

TLN-862 – Процессор задержки Скота Джискива

Лаг процессор «Morph Lag» Гарри Бисселла в реализации Tellun Corp.

Описание

Файлы

Перечень материалов

Описание

Процессор задержки (лаг-процессор) TLN-862 является реализацией схемы «Morph Lag» Гарри Бисселла. Morph Lag имеет независимые элементы управления для установки времени нарастания и спада, а также элемент управления формой для изменения между линейным и логарифмическим типами. В отличие от оригинала, данный проект представлен только одной секцией задержки.

Файлы

Принципиальные схемы проекта / TLN-862 – Процессор задержки Скота Джискива
Наименование Версия Дата загрузки Авторские права ПО Загрузка
Плата (оригинальная версия)

Принципиальная схема получена из открытого источника по адресу: http://www.tellun.com/motm/diy/tln862/TLN-862.html

0.9 02.03.2019 Скот Джискив DipTrace Schematics Загрузить PDF
Панель (оригинальная версия)

Панель (оригинальная версия)

0.9 02.03.2019 Скот Джискив DipTrace Schematics Загрузить PDF

Перечень материалов

Плата (оригинальная версия)
Значение Количество Условное обозначение Комментарий
Полупроводники
1 1N4148 2 D1, D2
2 LT1013DN8 2 U1, U2
Резисторы
1 33k 1 R1
2 4k7 1 R10
3 100k 4 R11, R12, R13, R6
4 442r 1 R2
5 4m7 2 R3, R7
6 470r 1 R4
7 47k 1 R5
8 200k 2 R8, R9
Конденсаторы
1 10uF 2 C1, C7
2 .1uF 4 C2, C3, C4, C8
3 1nF 2 C5, C6
Индуктивности
1 Ind 2 L1, L2
Другое
1 2.54/2P 2 J1, J2
2 2.54/3P 2 J3, J4
3 3.96/3P 1 J9
Панель (оригинальная версия)
Значение Количество Условное обозначение Комментарий
Другое
1 2.54/2P Female 2 J1, J3
2 Jack In 2 J2, J5
3 2.54/3P Female 2 J4, J6
4 1M/Log 2 RV1, RV2
5 100k/Lin 1 RV3